PCB板上焊盘差未几的毗连器，， ，， ，，，，阻抗能有多大差别?
宣布时间：2024-12-02 15:14:07
高速先天生员--姜杰
高速先生经常被Layout攻城狮问到这样的问题：“PCB上PIN尺寸看起来差未几的毗连器，， ，， ，，，，为啥SI攻城狮给出的阻抗优化方法纷歧样？？？？？？？是不是他们在故弄玄虚？？？？？？？”
凭证高速先生的履向来看，， ，， ，，，，或许率是他们看到了你们看不到的工具……
需要对阻抗举行优化的毗连器，， ，， ，，，，信号速率一样平常都不会低。。。。。。。好比，， ，， ，，，，高速先生最近遇到的一个较量典范的案例：统一PCB上的两种毗连器，， ，， ，，，，一个最高支持16Gbps信号，， ，， ，，，，一个可以支持到25Gbps的信号，， ，， ，，，，下文为了利便起见，， ，， ，，，，划分简称为16G毗连器和25G毗连器。。。。。。。
若是只看PCB上面的器件封装（红色方框是其中的一对高速管脚），， ，， ，，，，想必各人都没步伐区分哪个毗连器支持的速率更高。。。。。。。
最先我们的研究，， ，， ，，，，两种毗连器结构面均在TOP层，， ，， ，，，，差分信号特征阻抗要求100欧姆。。。。。。。直接看看二者在统一PCB上的阻抗体现怎样。。。。。。。
首先进场的是25G毗连器，， ，， ，，，，反焊盘挖空第2层和第3层，， ，， ，，，，参考第4层GND平面，， ，， ，，，，此时的差分担脚阻抗可以做到93.9欧姆。。。。。。。
同样的反焊盘计划，， ，， ，，，，用在16G毗连器上，， ，， ，，，，阻抗就只有89.7欧姆了。。。。。。。与25G毗连器有4.2欧姆的差别，， ，， ，，，，做过高速设计的同砚应该都清晰这意味着什么。。。。。。。
为了抢救一下16G毗连器的阻抗，， ，， ，，，，先把高速信号PIN的反焊盘尺寸扩大：反焊盘加宽5mil，， ，， ，，，，其他稳固的情形下，， ，， ，，，，阻抗由89.7欧姆增添到90.1欧姆，， ，， ，，，，不可说没有，， ，， ，，，，聊胜于无。。。。。。。
别急，， ，， ，，，，尚有一招，， ，， ，，，，增添PIN到参考平面的间距。。。。。。。详细到本案例，， ，， ，，，，就是在反焊盘加宽5mil的基础上，， ，， ，，，，继续挖空第4层和第5层，， ，， ，，，，参考第6层GND平面！不得不说，， ，， ，，，，为了优化阻抗一ㄇ拼了，， ，， ，，，，完全掉臂走线层面的一通猛挖。。。。。。。
看到效果，， ，， ，，，，各人悬着的心，， ，， ，，，，终于死了——只有0.6欧姆的阻抗提升。。。。。。。
究竟什么缘故原由导致16G毗连器的阻抗难以提升？？？？？？？是时间请出两个毗连器的本尊了。。。。。。。
不知各人看出什么没有？？？？？？？没错，， ，， ，，，，毗连器3D模子的管脚差别比在PCB上看平面图可大多了，， ，， ，，，，相比25G毗连器的“三寸金莲”，， ，， ，，，，16G毗连器简直就是不折不扣的“大脚怪”。。。。。。。想想线宽和铜厚对阻抗的影响，， ，， ，，，，各人应该都能猜到粗细管脚的阻抗差别。。。。。。。
虽然，， ，， ，，，，高速先生是喜欢用数听语言的，， ，， ，，，，既然嫌疑是16G毗连器的大脚拖了阻抗的后腿，， ，， ，，，，那就直接把管脚变细：沿着红色侧面，， ，， ，，，，把管脚内缩5mil。。。。。。。
果不其然，， ，， ，，，，甚至都不必参考第6层，， ，， ，，，，与25G毗连器一样参考第4层地平面，， ，， ，，，，阻抗一样能做到93.5欧姆！
回到本文开头的问题，， ，， ，，，，Layout攻城狮之以是会爆发疑心，， ，， ，，，，就在于PCB设计软件上展示的PIN通常只是器件的焊盘，， ，， ，，，，只有看到器件的3D模子（结构图）或者实物，， ，， ，，，，才华发明真正的管脚差别。。。。。。。
虽然了，， ，， ，，，，现实设计历程中，， ，， ，，，，Layout攻城狮基本动不了器件的封装尺寸，， ，， ，，，，不过，， ，， ，，，，不可改不代表不需要关注，， ，， ，，，，在垂头走线的历程中，， ，， ，，，，也要仰面看看器件的3D模子。。。。。。。从二维到三维，， ，， ，，，，维度提高，， ，， ，，，，名堂自然翻开。。。。。。。
