怎样用电源去耦电容改善高速信号质量
宣布时间：2025-05-19 17:23:39
高速先天生员--姜杰
各人都知道，，，， ，，信号的最佳回流路径是GND：关于走线而言，，，， ，，我们希望能参考GND平面；；； ；；；关于信号管脚，，，， ，，我们希望GND管脚陪同；；； ；；；关于BGA区域的高速信号扇出过孔，，，， ，，我们希望能被相邻的GND过孔困绕。。。。。。。。
因此，，，， ，，履历富厚的攻城狮一定会阻止让高速差分信号置于如下的田地：BGA区域差分信号管脚的周围漫衍多个电源管脚（图中白色对应差分信号，，，， ，，绿色是GND网络，，，， ，，黄色是电源PWR网络），，，， ，，未几不少，，，， ，，一边一个。。。。。。。。
理想很饱满，，，， ，，现实却很骨感，，，， ，，上图的这种情形偏偏是保存的，，，， ，，更要命的是，，，， ，，电源管脚还不可换成GND网络。。。。。。。。
当硬件攻城狮对调PIN计划体现无能为力的时间，，，， ，，Layout攻城狮把求助的眼光投向了高速先生，，，， ，，高速先生则默默的看向本文的问题：怎样用电源去耦电容改善高速信号质量？？？？？？
没错，，，， ，，高速先生做过类似的案例。。。。。。。。
如前所述，，，， ，，我们的Layout攻城狮履历富厚，，，， ，，在他的起劲下，，，， ，，找到了另外一个比照模子，，，， ，，信号管脚周围只漫衍了3个电源管脚（下图中的红色圆圈）的情形。。。。。。。。
为了高速先生仿真比照，，，， ，，Layout攻城狮也是很是的知心了。。。。。。。。
先仿真没有电容的情形。。。。。。。。这个时间，，，， ，，关于走线特征阻抗100欧姆的差分信号，，，， ，，过孔阻抗是这样的：
阻抗曲线甚至泛起了振荡。。。。。。。。唬唬� ；；；桓鼋嵌龋�，，， ，，比照权衡阻抗一连性的另外一个参数，，，， ，，回波消耗。。。。。。。。关于本案例中的100GBASE-KR4信号，，，， ，，在基频12.9GHz以内的频段，，，， ，，4个电源孔情形下的最大回损-17.5dB，，，， ，，3个电源孔情形下的最大回损-21.9dB。。。。。。。。
通过比照可以发明，，，， ，，回流地孔的增添确实改善了差分过孔的阻抗，，，， ，，回损也反应了同样的趋势。。。。。。。。问题在于，，，， ，，无论是3个电源孔照旧4个电源孔，，，， ，，效果都不太理想。。。。。。。。
一直关注高速先生的朋侪，，，， ，，一定还记得前不久的一篇文章《瞧不起谁�。。。。。。。。�“缝合电容”我怎么可能不知道》，，，， ，，此时会不会突发灵感：同样是电容，，，， ，，电源去耦电容该不会对改善高速信号质量有资助吧？？？？？？
试试看。。。。。。。。
每个电源管脚加上本就属于它的去耦电容，，，， ，，像下图这样（虽然了，，，， ，，BGA和电容位于PCB差别的结构面，，，， ，，本视图是为了各人更清晰的看到二者的相对位置）。。。。。。。。
增添电容前后，，，， ，，3个电源过孔情形的回损对好比下，，，， ，，在关注频段内，，，， ，，增添电容后的最大回损有较大改善。。。。。。。。
同样的，，，， ，， 4个相邻电源过孔的差分过孔回损也改善了不少。。。。。。。。整体比照情形如下图。。。。。。。。
电源去耦电容原来是为了减小电源噪声，，，， ，，没想到还能顺带改善信号质量，，，， ，，这究竟是为什么呢？？？？？？
