条记本主板（AMD FP8）单板设计分享
宣布时间：2025-10-09 13:43:59
|
种别 |
条记本电脑主板 |
|
产品所属行业 |
通讯产品 |
|
主要芯片 |
CPU：AMD_PHOENIX-FP8 4pcs LPDDR5 Memory Down |
|
单板类型 |
条记本电脑主板 |
|
Pin数 |
9509 |
|
层数 |
12 |
|
最高信号速率 |
20Gb/s |
|
难点 |
1、条记本做超薄设计（板厚只有1MM），，，，，，，，正面仅能放1MM高的器件，，，，，，，，对结构限制很大；；； ；；；；； 2、消耗类产品出于本钱思量，，，，，，，，不使用HDI（该CPU Demo板是用HDI设计）；；； ；；；；； 3、USB4.0 速率较高，，，，，，，，抵达20G，，，，，，，，需要思量其信号质量知足要求；；； ；；；；；
|
|
其他 |
LPDDR5
|
|
我司对策 |
1、高器件都放主器件面的背面，，，，，，，，正面只放电容电阻以及高度小于1MM的器件：
2、Demo板原本CPU pin处打盲孔出线，，，，，，，，这一版我们买通孔，，，，，，，，将信号引出CPU外下孔；；； ；；；；；另由于LPDDR5信号速率较高，，，，，，，，每个信号孔旁边都加上回流地孔，，，，，，，，以知足其性能要求；；； ；；；；；
3、对USB4.0的高速信号，，，，，，，，因速率较高，，，，，，，，通过层面选择、过孔优化、反盘优化等步伐，，，，，，，，来知足相关的要求；；； ；；；；； 消耗类产品不思量背钻（增添本钱），，，，，，，，由于USB4.0的retimer放在bot层，，，，，，，，本项目USB4.0的差分线则用L3层，，，，，，，，只管降低stub对信号的影响。。。。。。。。
|
